

9. Opérations périphériques - contrôleurs spécifiques (série et parallèle), interfaces - caractéristiques et standards

9.1. Opérations périphériques - contrôleurs spécifiques (série et parallèle)

Les procédures d'échange de données du sous-système de processeur central et les dispositifs périphériques sont effectuées avec un transfert parallèle (ordinairement 8 bits) où un transfert en série (1 bit) sur les bus internes et externes. Tout dispositif d'entrée / sortie est composé de:

- ✓ **Dispositif périphérique**
- ✓ **Contrôleur (Unité de gestion)**
- ✓ **Convenable module (composition) standardisé de fils et coupleurs (jacks), conformés aux entrées / sorties des dispositifs périphériques, des contrôleurs et de l'ordinateur.**

Le contrôleur est créé pour lier logiquement les paramètres du dispositif périphérique correspondant avec les paramètres du sous-système entrée / sortie de l'ordinateur:

✓ Au début il représentait un module électronique indépendant avec les circuits intégrés nécessaires, montés sur lui et finissant à un coupleur, standardisé pour l'ordinateur concret, dont un tel double (jumeau) est positionné sur la plaque centrale de l'ordinateur. Pour les contrôleurs qui ne sont pas très utilisés on utilise encore ces modules électroniques, liés avec la plaque centrale à l'aide de coupleurs (slots) standardisés, montés sur elle.

✓ Dans les ordinateurs modernes, grâce aux hautes technologies contemporaines, les contrôleurs standardisés se produisent comme circuits intégrés spécialisés. Ces circuits intégrés sont montés sur la plaque centrale elle-même et elle devient beaucoup plus universelle. On ne doit pas négliger aussi le fait que de cette manière l'ordinateur complet devient et avec une beaucoup haute confiance.

Pour les deux cas des contrôleurs utilisés il reste seulement d'utiliser le troisième module obligatoire entre le dispositif périphérique et le contrôleur – la composition standardisée de fils et coupleurs. Ce module, à première vue un peu moins importable, joue un rôle énorme, comme par rapport à sa désignation et sa production évitent beaucoup d'ennuis à l'opérateur de l'ordinateur concret.

9.2. Opérations périphériques - contrôleurs spécifiques parallèle. Interfaces - caractéristiques et standards

9.2.1. Contrôleur spécifique parallèle

Chacun des quatre interfaces parallèles, marqués avec **LPT1**, **LPT2**, **LPT3**, **LPT4** (LPT – Line Printer) est créé de **trois** types de **registres**: le **registre de base**, qui correspond au registre de données, le **registre de gestion** et le **registre de l'état**, qui sont présentés sur la Figure 5 du **contrôleur d'interface parallèle I 8255A** (de la compagnie Intel):




Figure 5. Bloc-diagramme du circuit intégré I 8255A

Le circuit intégré *I 8255A* est construit de trois portes, chacune de 8 bits: *A*, *B* et *C*. Cela signifie, que un byte de données peut être enregistré dans chacun de ces trois portes, chacune de 8 bits, par rapport à l'adresse choisie des deux bits inférieurs du bus d'adresses, qui adressent le contrôleur d'interface parallèle – A_0 et A_1 . Les registres de données sont unis dans deux blocs - le groupe A et le groupe B. Le groupe A gère (conduit) la porte A et les bits supérieurs de la porte C. Le groupe B gère (conduit) la porte B et les bits inférieurs de la porte C.

➤ **Data Register - Registre de base** (qui correspond au *registre de données*): ce sont les blocs, marqués comme *Groupe A* et *Groupe B*. Dans ce registres sont enregistrées les données, transmîtes vers l'interface. Pour quelque uns des interfaces du standard **CENTRONICS** peuvent aussi être reçues des données, enregistrées dans ce type de registres de 8 bits:




Figure 25. Bits de données pour l'interface parallèle

➤ **Control Register - Registre de gestion**: ce registre génère (produit) des interruptions. Il est li et enregistré en 8 bit:




Figure 26. Bits de gestion pour l'interface parallèle

On offre aux bits D7, D6, D5 en même temps le niveau logique «1-unité», avec lequel ils sont déclenchés de gestion dans ce registre.

Le bit D4 est dédié pour la demande d'interruption.

Le bit D3 est nommé «SELECT IN (Sélection d'entrée)» et lorsqu'il est actif - «1», il branche l'imprimante – il enclenche l'imprimante au régime On Line.

Le bit D2 est nommé «RESET - Mise à zéro», pour lequel le «0» initialise l'imprimante.

Le bit D1 est nommé «AUTO FEED – Pas automatique». C'est un signal de gestion. Son état actif est «1-unité» et est dédié pour que l'imprimante passe à la nouvelle ligne.

Le bit D0 est nommé «STROBE». Son état actif est «1-unité» pour la régulation des données valides.

➤ **Status Register - Registre de l'état:** De ce registre on peut seulement lire et dans lui est stockée l'information pour l'état logique courant de l'imprimante:

D7	D6	D5	D4	D3	D2	D1	D0
----	----	----	----	----	----	----	----

Figure 27. Bits de l'état pour l'interface parallèle

Le bit D7 est nommé «BUSY – occupé». Il active avec le niveau «0-zéro» l'état actif de l'imprimante. Le bit de l'activation de ce signal est inverse par rapport au niveau du signal de cette ligne.

Le bit D6 porte le nom de «ACKINLG-reconnaissance»: l'imprimante a reçu les données avec le niveau du signal actif «0-zéro».

Le bit D5 porte le nom de «PAPER OUT – Sans papier»: il donne le signal de manque de papier dans l'imprimante avec le niveau actif du signal «1-unité».

Le bit D4 est pour le signal «SELECT – Sélection»: lorsque l'imprimante est «ON-LINE – Active», le signal est «1-unité» et lorsqu'elle est «OFF-LINE», le signal est «0-zéro».

Le bit D3 est pour le signal d'une erreur apparue «ERROR-Erreur»: pour un mauvais état de fonctionnement dans l'imprimante, avec le niveau actif du signal «0-zéro».

On offre aux bits D2, D1, D0 en même temps le niveau logique «1-unité», avec lequel ils sont déclenchés de gestion dans ce registre.

9.2.2. Interfaces - caractéristiques et standards

➤ **CENTRONICS:**

C'est le premier standard pour interface parallèle. Ce standard est interface parallèle à sens unique. Le BIOS de l'ordinateur soutient en principe 4 interfaces parallèles, marqués avec **LPT1**, **LPT2**, **LPT3**, **LPT4** (LPT – Line Printer). Comme on a déjà marqué, chacun de ces interfaces dispose de **trois registres**: le **registre de base**, qui correspond au registre de données, le **registre de gestion** et le **registre de l'état**.

Le système opérationnel de Microsoft – dès *MS DOS 6,0* et les versions suivantes, permet de connecter deux ordinateurs par leurs portes parallèles et de cette manière d'échanger des données. En principe ce moyen de fonctionnement répond à ainsi nommé régime de « semi-byte » ou « nibble ». Dans ce cas l'un des ordinateurs est déclaré comme serveur, tandis que le second – comme station de travail.

➤ **IEEE1248: ($1248_{10} = 2^0 2^1 2^2 2^3$)**

Il apparaît après le standard **CENTRINICS** et assure un échange bidirectionnel des données (*IEEE – Institute des Ingénieurs/Engineers Electriques et Electroniques*).

L'interface parallèle **IEEE 1248** possède cinq différents régimes de fonctionnement, tout en utilisant en général les mêmes fils de **CENTRINICS**, lesquels, suivant le régime sélectionné, prennent de différentes fonctions et inscriptions des signaux:

1⁰ Compatible Mode – mode compatible: Ce régime définit la compatibilité inverse avec le régime à sens unique. Ce régime puisse être nommé et avec *SPP – Standard Parallèle Porte*;

2⁰ Nibble Mode – mode à semi-byte: Il définit les plus bas exigences. Le transfert des données est par semi-bytes (*Nibble*);

3⁰ Byte Mode – mode par bytes: C'est un régime bidirectionnel de huit bits **CENTRINICS**;

4⁰ Extended Parallel Port – mode de la porte parallèle étendue: C'est le transfert des données, adressées pour maximum 256 unités (dispositifs);

5⁰ Enhanced Capability Mode – mode avec des possibilités élevées pour le transfert: Ce régime ressemble en principe au précédent, mais avec la compression des données, utilisant la méthode *FIFO* et les cycles de commande.

➤ **Interfaces parallèles spécialisés – GPIB (IEEE-488):**

L'interface parallèle spécialisé **IEEE-488**, connu encore comme le **Bus d'Interface à Destination Générale – GPIB (General Purpose Interface Bus)**, se réalise comme un bus d'interface de huit bits, qui comprend:

- 5 fils de gestion
- 3 fils de « commutation »: *DAV (Data Valid)*, *NRFD (Not Ready For Data)*, *NDAC (Not Data Accepted)*
- 8 fils informatiques bidirectionnels.

Le bus total comprend 24 fils avec un unique fil ou des fils séparés à la terre. Il peut avoir des exigences complémentaires, comprenant des TTL-niveaux, la possibilité de communication avec un certain nombre de différents formats de langage et etc. La rapidité maximale de transfert est de **1Mbps**.

Il existe trois dispositifs à ce bus, dans chacune des trois formes principales:

- **Contrôleur**

- **Parleur**
- **Auditeur**

Un seul dispositif peut comprendre toutes les trois options, mais seulement une d'elles puisse être activée pour un moment concret. Le contrôleur exécute la définition lequel des dispositifs doit être activé sur ce bus. Chaque dispositif unique se définit avec un code binaire-décimal de 5 bits, unique pour ce dispositif. En utilisant ce code, le contrôleur peut coordonner les activités sur le bus et les dispositifs différents peuvent être obligés de «parler», d'«écouter», comme ils sont définis par le contrôleur. Le **contrôleur** peut seulement choisir la fonction différente du dispositif, si cette fonction est implantée dans le dispositif. Par exemple, un dispositif seulement pour «écouter» ne puisse pas être engagé de «parler» au **contrôleur**. Le **parleur** envoie des données / de l'information aux autres dispositifs. L'**auditeur** reçoit l'information du **parleur**.

En plus des trois fonctions principales des **Contrôleur**, **Parleur** et **Auditeur**, le système englobe aussi un nombre défini des possibilités d'exploitation comme: une liste de série, une liste parallèle, un **Parleur** secondaire, des adresses d'**Auditeurs** et etc.

Les trois **fils de commutation** ont utilisés pour former une commutation de trois fils – 2^3 , qui administre le passage des données / de l'information.